Licson Lee says to YSITD 3D NAND技術とTLC(3bit/セル)技術を導入したシリコンダイで、昨年(2015年)12月に半導体デバイスの国際学会「IEDM」で、MicronとIntelが共同で技術内容を公表したシリコンダイと基本的には変わらないとみられる。だとすると、ワード線の積層数は32層、シリコンダイ面積は168.5平方mmである。